[cultura] sobre rendimiento de procesadores

nope.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Santiago Martín" wrote in message news:

Funcionaria mejor en teoría, ya que habría que crear nuevas placas bases
donde el zócalo de inserción sería más grande.Consumiría más.
"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
Examen: ¿un procesador con mas cache de nivel 1 -L1-, funciona mejor que
uno con menos meoria y resto de caracteristicas identicas?.

Razonar la respuesta.

(a ver quien aprueba)..

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.

pos no... (aunque lo que has dicho es verdad...),,,,,,,

Una pequeña pista ¿cuando, como y porqué el procesador tiene que inhabilitar la caché?

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message news:%
;-))

Entonces dependerá...el objetivo de la memoria caché es básicamente:

Mantener el tiempo de acceso promedio a la memoria pequeño

Reducir el ancho de banda entre memoria principal y procesador

no?
El éxito de las memorias cache puede ser atribuido a la propiedad de localidadde referencia. El análisis de un gran número de programas ha demostrado que las ref-erencias a la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro deun área localizada en la memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las porciones activas del programa y los datos son colocados en una memoriarápida (más pequeña que la memoria principal), el tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10El éxito de las memorias cache puede ser atribuido a la propiedad de localidadde referencia. El análisis de un gran número de programas ha demostrado que las ref-erencias a la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro deun área localizada en la memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las porciones activas del programa y los datos son colocados en una memoriarápida (más pequeña que la memoria principal), el tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10El éxito de las memorias cache puede ser atribuido a la propiedad de localidadde referencia. El análisis de un gran número de programas ha demostrado que las ref-erencias a la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro deun área localizada en la memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las porciones activas del programa y los datos son colocados en una memoriarápida (más pequeña que la memoria principal), el tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10El éxito de las memorias cache puede ser atribuido a la propiedad de localidadde referencia. El análisis de un gran número de programas ha demostrado que las ref-erencias a la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro deun área localizada en la memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las porciones activas del programa y los datos son colocados en una memoriarápida (más pequeña que la memoria principal), el tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10
Por tanto, si un programa tiene una referencia en mmeoria a la que es accedido en muchas circunstancias, en la caché se moverán las porciones del programa para que sean accedidos más rápidamente reduciendo el tiempo de acceso promedio a memoria como tal.

El problema puede darse en que si no hay memoria suficiente la memoria caché le dará lo mismo porque sólo puede llear has no sé qué cifra...por l oque si después no hay memoria de donde "reasignar" porciones del programa poco puede hacer también...van por ahí los tiros???

Salu2!!!
Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje news:
pero puedes intentarlo de nuevo ;-)

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message news:
:-(

Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje news:
suspendido.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message news:
Sí, ya que la la caché de nivel está incorporado en el mismo micro, y por tanto los datos ubicados en memoria caché son más rápidamente accedidos que los que están en la memoria principal, por lo que podrá ejecutar más instrucciones.

Salu2!!!
Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje news:
Examen: ¿un procesador con mas cache de nivel 1 -L1-, funciona mejor que uno con menos meoria y resto de caracteristicas identicas?.

Razonar la respuesta.

(a ver quien aprueba)..

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.

pos no... (aunque lo que has dicho es verdad...),,,,,,,

Una pequeña pista ¿cuando, como y porqué el procesador tiene que inhabilitar la caché?

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message news:%
;-))

Entonces dependerá...el objetivo de la memoria caché es básicamente:

Mantener el tiempo de acceso promedio a la memoria pequeño

Reducir el ancho de banda entre memoria principal y procesador

no?
El éxito de las memorias cache puede ser atribuido a la propiedad de localidadde referencia. El análisis de un gran número de programas ha demostrado que las ref-erencias a la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro deun área localizada en la memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las porciones activas del programa y los datos son colocados en una memoriarápida (más pequeña que la memoria principal), el tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10El éxito de las memorias cache puede ser atribuido a la propiedad de localidadde referencia. El análisis de un gran número de programas ha demostrado que las ref-erencias a la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro deun área localizada en la memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las porciones activas del programa y los datos son colocados en una memoriarápida (más pequeña que la memoria principal), el tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10El éxito de las memorias cache puede ser atribuido a la propiedad de localidadde referencia. El análisis de un gran número de programas ha demostrado que las ref-erencias a la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro deun área localizada en la memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las porciones activas del programa y los datos son colocados en una memoriarápida (más pequeña que la memoria principal), el tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10El éxito de las memorias cache puede ser atribuido a la propiedad de localidadde referencia. El análisis de un gran número de programas ha demostrado que las ref-erencias a la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro deun área localizada en la memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las porciones activas del programa y los datos son colocados en una memoriarápida (más pequeña que la memoria principal), el tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10
Por tanto, si un programa tiene una referencia en mmeoria a la que es accedido en muchas circunstancias, en la caché se moverán las porciones del programa para que sean accedidos más rápidamente reduciendo el tiempo de acceso promedio a memoria como tal.

El problema puede darse en que si no hay memoria suficiente la memoria caché le dará lo mismo porque sólo puede llear has no sé qué cifra...por l oque si después no hay memoria de donde "reasignar" porciones del programa poco puede hacer también...van por ahí los tiros???

Salu2!!!
Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje news:
pero puedes intentarlo de nuevo ;-)

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message news:
:-(

Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje news:
suspendido.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message news:
Sí, ya que la la caché de nivel está incorporado en el mismo micro, y por tanto los datos ubicados en memoria caché son más rápidamente accedidos que los que están en la memoria principal, por lo que podrá ejecutar más instrucciones.

Salu2!!!
Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje news:
Examen: ¿un procesador con mas cache de nivel 1 -L1-, funciona mejor que uno con menos meoria y resto de caracteristicas identicas?.

Razonar la respuesta.

(a ver quien aprueba)..

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.

| Una pequeña pista ¿cuando, como y porqué el procesador tiene que
inhabilitar la caché?

cuando tiene mucha memoria RAM y va a trabajar practicamente con los mismos
datos...

Un Saludo

Raul Serrano
MS MVP Windows Shell/User



"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
pos no... (aunque lo que has dicho es verdad...),,,,,,,

Una pequeña pista ¿cuando, como y porqué el procesador tiene que
inhabilitar la caché?

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message
news:%
;-))

Entonces dependerá...el objetivo de la memoria caché es básicamente:

Mantener el tiempo de acceso promedio a la memoria pequeño

Reducir el ancho de banda entre memoria principal y procesador

no?
El éxito de las memorias cache puede ser atribuido a la propiedad de
localidadde referencia. El análisis de un gran número de programas ha
demostrado que las ref-erencias a la memoria en un intervalo de tiempo
tienden a estar circunscriptas dentro deun área localizada en la memoria. A
este fenómeno se lo denomina localidad de refer-encia. Si las porciones
activas del programa y los datos son colocados en una memoriarápida (más
pequeña que la memoria principal), el tiempo de acceso promedio amemoria
puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po
de acceso a memoria principal en un factor de 5 a 10El éxito de las memorias
cache puede ser atribuido a la propiedad de localidadde referencia. El
análisis de un gran número de programas ha demostrado que las ref-erencias a
la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro
deun área localizada en la memoria. A este fenómeno se lo denomina localidad
de refer-encia. Si las porciones activas del programa y los datos son
colocados en una memoriarápida (más pequeña que la memoria principal), el
tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a
memoria cache es menor que el tiem-po de acceso a memoria principal en un
factor de 5 a 10El éxito de las memorias cache puede ser atribuido a la
propiedad de localidadde referencia. El análisis de un gran número de
programas ha demostrado que las ref-erencias a la memoria en un intervalo de
tiempo tienden a estar circunscriptas dentro deun área localizada en la
memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las
porciones activas del programa y los datos son colocados en una
memoriarápida (más pequeña que la memoria principal), el tiempo de acceso
promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es
menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10El
éxito de las memorias cache puede ser atribuido a la propiedad de
localidadde referencia. El análisis de un gran número de programas ha
demostrado que las ref-erencias a la memoria en un intervalo de tiempo
tienden a estar circunscriptas dentro deun área localizada en la memoria. A
este fenómeno se lo denomina localidad de refer-encia. Si las porciones
activas del programa y los datos son colocados en una memoriarápida (más
pequeña que la memoria principal), el tiempo de acceso promedio amemoria
puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po
de acceso a memoria principal en un factor de 5 a 10
Por tanto, si un programa tiene una referencia en mmeoria a la que es
accedido en muchas circunstancias, en la caché se moverán las porciones del
programa para que sean accedidos más rápidamente reduciendo el tiempo de
acceso promedio a memoria como tal.

El problema puede darse en que si no hay memoria suficiente la memoria caché
le dará lo mismo porque sólo puede llear has no sé qué cifra...por l oque si
después no hay memoria de donde "reasignar" porciones del programa poco
puede hacer también...van por ahí los tiros???

Salu2!!!
Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
pero puedes intentarlo de nuevo ;-)

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message
news:
:-(

Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
suspendido.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message
news:
Sí, ya que la la caché de nivel está incorporado en el mismo micro, y por
tanto los datos ubicados en memoria caché son más rápidamente accedidos que
los que están en la memoria principal, por lo que podrá ejecutar más
instrucciones.

Salu2!!!
Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
Examen: ¿un procesador con mas cache de nivel 1 -L1-, funciona mejor que
uno con menos meoria y resto de caracteristicas identicas?.

Razonar la respuesta.

(a ver quien aprueba)..

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.

| Una pequeña pista ¿cuando, como y porqué el procesador tiene que
inhabilitar la caché?

cuando tiene mucha memoria RAM y va a trabajar practicamente con los mismos
datos...

Un Saludo

Raul Serrano
MS MVP Windows Shell/User



"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
pos no... (aunque lo que has dicho es verdad...),,,,,,,

Una pequeña pista ¿cuando, como y porqué el procesador tiene que
inhabilitar la caché?

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message
news:%
;-))

Entonces dependerá...el objetivo de la memoria caché es básicamente:

Mantener el tiempo de acceso promedio a la memoria pequeño

Reducir el ancho de banda entre memoria principal y procesador

no?
El éxito de las memorias cache puede ser atribuido a la propiedad de
localidadde referencia. El análisis de un gran número de programas ha
demostrado que las ref-erencias a la memoria en un intervalo de tiempo
tienden a estar circunscriptas dentro deun área localizada en la memoria. A
este fenómeno se lo denomina localidad de refer-encia. Si las porciones
activas del programa y los datos son colocados en una memoriarápida (más
pequeña que la memoria principal), el tiempo de acceso promedio amemoria
puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po
de acceso a memoria principal en un factor de 5 a 10El éxito de las memorias
cache puede ser atribuido a la propiedad de localidadde referencia. El
análisis de un gran número de programas ha demostrado que las ref-erencias a
la memoria en un intervalo de tiempo tienden a estar circunscriptas dentro
deun área localizada en la memoria. A este fenómeno se lo denomina localidad
de refer-encia. Si las porciones activas del programa y los datos son
colocados en una memoriarápida (más pequeña que la memoria principal), el
tiempo de acceso promedio amemoria puede reducirse.El tiempo de acceso a
memoria cache es menor que el tiem-po de acceso a memoria principal en un
factor de 5 a 10El éxito de las memorias cache puede ser atribuido a la
propiedad de localidadde referencia. El análisis de un gran número de
programas ha demostrado que las ref-erencias a la memoria en un intervalo de
tiempo tienden a estar circunscriptas dentro deun área localizada en la
memoria. A este fenómeno se lo denomina localidad de refer-encia. Si las
porciones activas del programa y los datos son colocados en una
memoriarápida (más pequeña que la memoria principal), el tiempo de acceso
promedio amemoria puede reducirse.El tiempo de acceso a memoria cache es
menor que el tiem-po de acceso a memoria principal en un factor de 5 a 10El
éxito de las memorias cache puede ser atribuido a la propiedad de
localidadde referencia. El análisis de un gran número de programas ha
demostrado que las ref-erencias a la memoria en un intervalo de tiempo
tienden a estar circunscriptas dentro deun área localizada en la memoria. A
este fenómeno se lo denomina localidad de refer-encia. Si las porciones
activas del programa y los datos son colocados en una memoriarápida (más
pequeña que la memoria principal), el tiempo de acceso promedio amemoria
puede reducirse.El tiempo de acceso a memoria cache es menor que el tiem-po
de acceso a memoria principal en un factor de 5 a 10
Por tanto, si un programa tiene una referencia en mmeoria a la que es
accedido en muchas circunstancias, en la caché se moverán las porciones del
programa para que sean accedidos más rápidamente reduciendo el tiempo de
acceso promedio a memoria como tal.

El problema puede darse en que si no hay memoria suficiente la memoria caché
le dará lo mismo porque sólo puede llear has no sé qué cifra...por l oque si
después no hay memoria de donde "reasignar" porciones del programa poco
puede hacer también...van por ahí los tiros???

Salu2!!!
Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
pero puedes intentarlo de nuevo ;-)

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message
news:
:-(

Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
suspendido.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Javier Inglés [MS MVP]" wrote in message
news:
Sí, ya que la la caché de nivel está incorporado en el mismo micro, y por
tanto los datos ubicados en memoria caché son más rápidamente accedidos que
los que están en la memoria principal, por lo que podrá ejecutar más
instrucciones.

Salu2!!!
Javier Inglés
MS-MVP

:
<<<QUITAR "NOSPAM" PARA MANDAR MAIL>>>

Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho


"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
Examen: ¿un procesador con mas cache de nivel 1 -L1-, funciona mejor que
uno con menos meoria y resto de caracteristicas identicas?.

Razonar la respuesta.

(a ver quien aprueba)..

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.