[info] Intel Says 45nm Process On Track

25/01/2006 - 22:13 por JM Tella Llop [MVP Windows] | Informe spam
http://news.com.com/Intel+shows+tes...=nefd.lede

Jose Manuel Tella Llop
MVP - Windows
jmtella@XXXcompuserve.com (quitar XXX)
http://www.multingles.net/jmt.htm
news://jmtella.com

Este mensaje se proporciona "como está" sin garantías de ninguna clase,
y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no
rights.
You assume all risk for your use.

Preguntas similare

Leer las respuestas

#21 GM=Intel Pronto
26/01/2006 - 14:08 | Informe spam
Has oido hablar del termino Leakage

http://en.wikipedia.org/wiki/Leakage

Tu si que eres tonto.


-
"Ricardo Peiró" escribió en el mensaje
news:
joer las tonterias que hay que leer !

¿pistas? ¿salto de electrones entre pistas? Un poco de seriedad que
parecemos todos unos lelos.


"GM=Intel Pronto" escribió:

Eso es el razonamiento simple. Hay un inconveniente y es el salto de electrones de una pista a otra que al estar mas juntas hay
mas
probabilidades de salto, y AMD para limitar eso usa el SOI(silicon on isulator) de IBM. Pero Intel no lo usa y los hace menos
eficientes en eso y les limita la frecuencia de reloj.

Saludos.



-
"Rodrigo Izarduy" escribió en el mensaje news:
>
> "GM=Intel Pronto" <gmj= escribió en el mensaje
> news:
>> ¿Y por que no se aumento la velocidad de los Intel del paso de los 90 nm a
> los 65 nm?
>>
>
>
> Si reducís el espacio, entonces como dijeron: menos temperatura y mas fácil
> de refrigerar, con lo cual obtienes mejor rendimiento y velocidad de
> trabajo, no necesariamente se aplica a su velocidad de reloj ;)
>
> Saludos!!!
>
> Ocio: www.agujero.com
> Turismo: http://www.portaldesalta.com.ar
>
>



Respuesta Responder a este mensaje
#22 GM=Intel Pronto
26/01/2006 - 14:08 | Informe spam
Has oido hablar del termino Leakage

http://en.wikipedia.org/wiki/Leakage

Tu si que eres tonto.


-
"Ricardo Peiró" escribió en el mensaje
news:
joer las tonterias que hay que leer !

¿pistas? ¿salto de electrones entre pistas? Un poco de seriedad que
parecemos todos unos lelos.


"GM=Intel Pronto" escribió:

Eso es el razonamiento simple. Hay un inconveniente y es el salto de electrones de una pista a otra que al estar mas juntas hay
mas
probabilidades de salto, y AMD para limitar eso usa el SOI(silicon on isulator) de IBM. Pero Intel no lo usa y los hace menos
eficientes en eso y les limita la frecuencia de reloj.

Saludos.



-
"Rodrigo Izarduy" escribió en el mensaje news:
>
> "GM=Intel Pronto" <gmj= escribió en el mensaje
> news:
>> ¿Y por que no se aumento la velocidad de los Intel del paso de los 90 nm a
> los 65 nm?
>>
>
>
> Si reducís el espacio, entonces como dijeron: menos temperatura y mas fácil
> de refrigerar, con lo cual obtienes mejor rendimiento y velocidad de
> trabajo, no necesariamente se aplica a su velocidad de reloj ;)
>
> Saludos!!!
>
> Ocio: www.agujero.com
> Turismo: http://www.portaldesalta.com.ar
>
>



Respuesta Responder a este mensaje
#23 Santiago José López Borrazás
26/01/2006 - 14:30 | Informe spam
Fecha: Thu, 26 Jan 2006 05:21:11 -0300
Quién: Rodrigo Izarduy
| Gracias, no sabía de eso. Pero AMD sigue con sus frecuencias mas bajas que
| Intel.

Yo no sé para que contestáis a un memo como el que ha posteado sus *tantas*
y *tantas tonterías* que ha dicho en el grupo.

Por favor, NI CONTESTARLO, ni poner 'su' mensaje, ni dejar una sóla línea
sobre ese TROLL.

Gracias.

Slds...
http://www.cerbermail.com/?klkLyIEpdt
Respuesta Responder a este mensaje
#24 Santiago José López Borrazás
26/01/2006 - 14:30 | Informe spam
Fecha: Thu, 26 Jan 2006 05:21:11 -0300
Quién: Rodrigo Izarduy
| Gracias, no sabía de eso. Pero AMD sigue con sus frecuencias mas bajas que
| Intel.

Yo no sé para que contestáis a un memo como el que ha posteado sus *tantas*
y *tantas tonterías* que ha dicho en el grupo.

Por favor, NI CONTESTARLO, ni poner 'su' mensaje, ni dejar una sóla línea
sobre ese TROLL.

Gracias.

Slds...
http://www.cerbermail.com/?klkLyIEpdt
Respuesta Responder a este mensaje
#25 JM Tella Llop [MVP Windows]
26/01/2006 - 16:12 | Informe spam
je! ademas de inculto, tan bobico como siempre desviando la
conversacion.

El estudio (en universidad, no en la red, que esta es un mentidero que hay
que saber filtrar).no te vendria tampoco mal...

Jose Manuel Tella Llop
MVP - Windows
(quitar XXX)
http://www.multingles.net/jmt.htm
news://jmtella.com

Este mensaje se proporciona "como está" sin garantías de ninguna clase,
y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no
rights.
You assume all risk for your use.



"GM=Intel Pronto" <gmj= wrote in message
news:
Has oido hablar del termino Leakage

http://en.wikipedia.org/wiki/Leakage

Tu si que eres tonto.


-
"Ricardo Peiró" escribió en el
mensaje news:
joer las tonterias que hay que leer !

¿pistas? ¿salto de electrones entre pistas? Un poco de seriedad que
parecemos todos unos lelos.


"GM=Intel Pronto" escribió:

Eso es el razonamiento simple. Hay un inconveniente y es el salto de
electrones de una pista a otra que al estar mas juntas hay mas
probabilidades de salto, y AMD para limitar eso usa el SOI(silicon on
isulator) de IBM. Pero Intel no lo usa y los hace menos
eficientes en eso y les limita la frecuencia de reloj.

Saludos.



-
"Rodrigo Izarduy" escribió en el mensaje
news:
>
> "GM=Intel Pronto" <gmj= escribió en el mensaje
> news:
>> ¿Y por que no se aumento la velocidad de los Intel del paso de los 90
>> nm a
> los 65 nm?
>>
>
>
> Si reducís el espacio, entonces como dijeron: menos temperatura y mas
> fácil
> de refrigerar, con lo cual obtienes mejor rendimiento y velocidad de
> trabajo, no necesariamente se aplica a su velocidad de reloj ;)
>
> Saludos!!!
>
> Ocio: www.agujero.com
> Turismo: http://www.portaldesalta.com.ar
>
>









Respuesta Responder a este mensaje
Ads by Google
Help Hacer una preguntaSiguiente AnteriorRespuesta Tengo una respuesta
Search Busqueda sugerida