[OT] Para JM Tella o quien se apunte, Sobre los 64 bits de AMD y las MMX y las SSE

24/10/2003 - 13:03 por SemiP | Informe spam
¿No es cierto que las MMX del Pentium 1 se basaban y se basan en pilas de registros de 64 bits?
¿No es cierto que para acceder a cualquer pila en un micro se utilizan dos instrucciones; push y pop?
¿No es cierto que las MMX se utilizan mucho?
¿Que tiene de malo que en vez de una pila de registros se utilizen registros de acceso directo?

Y por ultimo ¿si tan poco se utilizan los 64 bits para que se necesitan los 128 bits de las pilas de registros
de las SEE1 y 2?

Son preguntas que me rondan por la cabeza bastante tiempo.

Saludos.


SemiP
La informatica avanza y no es por marketing es por sobrevivir.
El enemigo no son los avances, es el cliente falto de ideas.

Preguntas similare

Leer las respuestas

#6 Semip
24/10/2003 - 15:51 | Informe spam
Falso, ya que la arquitectura x86-64 permite llamar a sus
8 primeros registros por la parte baja del registro, osea
sus primeros 32 bits se aceden directamente y luego se le
puede llamar por el completo de 64.

Saludos.


Y todo depende ademas de como esten los datos... ya que


si es codigo de 32, estará alineado a frontera de
palabra... de 4 bytes. Y necesitará mucho coste la
alineacion a frontera de 8..
Respuesta Responder a este mensaje
#7 JM Tella Llop [MS MVP] ·
24/10/2003 - 16:44 | Informe spam
Falso e incompleto ya que en cuyo cso, estas trabajando a 32 y se utilizará las pila de 32.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Semip" wrote in message news:0b4a01c39a35$f1e114b0$
Falso, ya que la arquitectura x86-64 permite llamar a sus
8 primeros registros por la parte baja del registro, osea
sus primeros 32 bits se aceden directamente y luego se le
puede llamar por el completo de 64.

Saludos.


Y todo depende ademas de como esten los datos... ya que


si es codigo de 32, estará alineado a frontera de
palabra... de 4 bytes. Y necesitará mucho coste la
alineacion a frontera de 8..
Respuesta Responder a este mensaje
#8 JM Tella Llop [MS MVP] ·
24/10/2003 - 16:45 | Informe spam
Ensamblador de arquitectura X86 por ejemplo.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"Marcos O. Galaviz" wrote in message news:
woww oigan no entendi ni "j" de lo que dijeron, pero me ha dado mucha
curiosidad, ¿alguien podria decirme donde puedo consultar el funcionamiento
de un micro en donde este explicado de forma muy, pero muy, sencilla?, digo
es solo para satisfacer mi curiosidad...

Gracias..


"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
Oye... que estamos hablando de instrucciones dentro de la CPU que consumen
un solo ciclo de reloj. Que no interviene la memoria.

Y todo depende ademas de como esten los datos... ya que si es codigo de 32,
estará alineado a frontera de palabra... de 4 bytes. Y necesitará mucho
coste la alineacion a frontera de 8..

Cuidadin con todas estas cosas

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"SemiP" wrote in message
news:bnb5pc$v92pb$
> ¿Inapreciable? cargar la pila desde memoria o desde registros internos.
>
> Te recuerdo que la memoria mas rapida de un micro son sus registros
internos.
> Ademas toda instruccion MMX que carge "directamente" de la memoria uno de
sus pasos
> es primero cargarlo en sus registros.
>
> Saludos.
>
>
> SemiP
> La informatica avanza y no es por marketing es por sobrevivir.
> El enemigo no son los avances, es el cliente falto de ideas.
>
> "JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:%
> inapreciable.
> La pila MMX es de unos pocos registros. No es como la pila del sistema o
de un programa que son areas de memoria.
>
> Jose Manuel Tella Llop
> MS MVP - DTS
>
>
> Este mensaje se proporciona "como está" sin garantías de ninguna clase, y
no otorga ningún derecho.
>
> This posting is provided "AS IS" with no warranties, and confers no
rights.
> You assume all risk for your use.
>
>
> "SemiP" wrote in message
news:bnb3gm$vv36i$
> > De todas formas para cargar la pila MMX sera mucho mas rapido mediante
registros de 64 que de 32.
> >
> > Saludos.
> >
> >
> > SemiP
> > La informatica avanza y no es por marketing es por sobrevivir.
> > El enemigo no son los avances, es el cliente falto de ideas.
> >
> > "JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
> > Sencillo: casi todas las operaciones de multimedia involucran
operaciones con enteros (operaciones multiples) que tienen sentido
> en
> > la arquitectura MMX. Pero unicamente para ello la que las instrucciones
de uso general ni se parecen a las que se necesitan en
> > multimedia.
> >
> > Jose Manuel Tella Llop
> > MS MVP - DTS
> >
> >
> > Este mensaje se proporciona "como está" sin garantías de ninguna clase,
y no otorga ningún derecho.
> >
> > This posting is provided "AS IS" with no warranties, and confers no
rights.
> > You assume all risk for your use.
> >
> >
> > "SemiP" wrote in message
news:bnb0t4$upaq8$
> > > ¿No es cierto que las MMX del Pentium 1 se basaban y se basan en pilas
de registros de 64 bits?
> > > ¿No es cierto que para acceder a cualquer pila en un micro se utilizan
dos instrucciones; push y pop?
> > > ¿No es cierto que las MMX se utilizan mucho?
> > > ¿Que tiene de malo que en vez de una pila de registros se utilizen
registros de acceso directo?
> > >
> > > Y por ultimo ¿si tan poco se utilizan los 64 bits para que se
necesitan los 128 bits de las pilas de registros
> > > de las SEE1 y 2?
> > >
> > > Son preguntas que me rondan por la cabeza bastante tiempo.
> > >
> > > Saludos.
> > >
> > >
> > > SemiP
> > > La informatica avanza y no es por marketing es por sobrevivir.
> > > El enemigo no son los avances, es el cliente falto de ideas.
> > >
> > >
> >
> >
>
>


Respuesta Responder a este mensaje
#9 Marcos O. Galaviz
24/10/2003 - 16:49 | Informe spam
woww oigan no entendi ni "j" de lo que dijeron, pero me ha dado mucha
curiosidad, ¿alguien podria decirme donde puedo consultar el funcionamiento
de un micro en donde este explicado de forma muy, pero muy, sencilla?, digo
es solo para satisfacer mi curiosidad...

Gracias..


"JM Tella Llop [MS MVP] ·" escribió en el mensaje
news:
Oye... que estamos hablando de instrucciones dentro de la CPU que consumen
un solo ciclo de reloj. Que no interviene la memoria.

Y todo depende ademas de como esten los datos... ya que si es codigo de 32,
estará alineado a frontera de palabra... de 4 bytes. Y necesitará mucho
coste la alineacion a frontera de 8..

Cuidadin con todas estas cosas

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no
otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"SemiP" wrote in message
news:bnb5pc$v92pb$
¿Inapreciable? cargar la pila desde memoria o desde registros internos.

Te recuerdo que la memoria mas rapida de un micro son sus registros


internos.
Ademas toda instruccion MMX que carge "directamente" de la memoria uno de


sus pasos
es primero cargarlo en sus registros.

Saludos.


SemiP
La informatica avanza y no es por marketing es por sobrevivir.
El enemigo no son los avances, es el cliente falto de ideas.

"JM Tella Llop [MS MVP] ·" escribió en el mensaje


news:%
inapreciable.
La pila MMX es de unos pocos registros. No es como la pila del sistema o


de un programa que son areas de memoria.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y


no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no


rights.
You assume all risk for your use.


"SemiP" wrote in message


news:bnb3gm$vv36i$
> De todas formas para cargar la pila MMX sera mucho mas rapido mediante


registros de 64 que de 32.
>
> Saludos.
>
>
> SemiP
> La informatica avanza y no es por marketing es por sobrevivir.
> El enemigo no son los avances, es el cliente falto de ideas.
>
> "JM Tella Llop [MS MVP] ·" escribió en el mensaje


news:
> Sencillo: casi todas las operaciones de multimedia involucran


operaciones con enteros (operaciones multiples) que tienen sentido
en
> la arquitectura MMX. Pero unicamente para ello la que las instrucciones


de uso general ni se parecen a las que se necesitan en
> multimedia.
>
> Jose Manuel Tella Llop
> MS MVP - DTS
>
>
> Este mensaje se proporciona "como está" sin garantías de ninguna clase,


y no otorga ningún derecho.
>
> This posting is provided "AS IS" with no warranties, and confers no


rights.
> You assume all risk for your use.
>
>
> "SemiP" wrote in message


news:bnb0t4$upaq8$
> > ¿No es cierto que las MMX del Pentium 1 se basaban y se basan en pilas


de registros de 64 bits?
> > ¿No es cierto que para acceder a cualquer pila en un micro se utilizan


dos instrucciones; push y pop?
> > ¿No es cierto que las MMX se utilizan mucho?
> > ¿Que tiene de malo que en vez de una pila de registros se utilizen


registros de acceso directo?
> >
> > Y por ultimo ¿si tan poco se utilizan los 64 bits para que se


necesitan los 128 bits de las pilas de registros
> > de las SEE1 y 2?
> >
> > Son preguntas que me rondan por la cabeza bastante tiempo.
> >
> > Saludos.
> >
> >
> > SemiP
> > La informatica avanza y no es por marketing es por sobrevivir.
> > El enemigo no son los avances, es el cliente falto de ideas.
> >
> >
>
>


Respuesta Responder a este mensaje
#10 JM Tella Llop [MS MVP] ·
24/10/2003 - 17:10 | Informe spam
Vuelves a equivocarte
Indistintamente no. Debes cambiar el modo de funcionamiento de la CPU y los registros cr0, cr3, asi como precargar los selectores de segmento y las transisiciones de estos estados... son CARISIMAS en tiempo..

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"SemiP" wrote in message news:0b4301c39a40$175e8240$
Esa es la garn ventaja de la x86-64 respecto a otras
que puedes llamar indistintamente a registros y pilas del
tamaño que te de la gana, dependiendo de como sean los
datos a procesar, si son de 32 pues usas 32 si son 64
pues usas 64 y si son de 128 pues ya no.

Saludos.


Falso e incompleto ya que en cuyo cso, estas trabajando


a 32 y se utilizará las pila de 32.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de


ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and


confers no rights.
You assume all risk for your use.


"Semip" wrote in


message news:0b4a01c39a35$f1e114b0$
Falso, ya que la arquitectura x86-64 permite llamar a


sus
8 primeros registros por la parte baja del registro,


osea
sus primeros 32 bits se aceden directamente y luego se


le
puede llamar por el completo de 64.

Saludos.


Y todo depende ademas de como esten los datos... ya que


si es codigo de 32, estará alineado a frontera de
palabra... de 4 bytes. Y necesitará mucho coste la
alineacion a frontera de 8..

.

Respuesta Responder a este mensaje
Ads by Google
Help Hacer una preguntaSiguiente AnteriorRespuesta Tengo una respuesta
Search Busqueda sugerida