[OT] Para JM Tella o quien se apunte, Sobre los 64 bits de AMD y las MMX y las SSE

Que este no es el mismo documento, miralo hazme caso.

Son las paginas 30 y 31 del documento o la 60 y 61 que da el Reader.
Figuras 2-2 y 2-3.

A ver si nos entendemos con las paginas.

Saludos


SemiP
La informatica avanza y no es por marketing es por sobrevivir.
El enemigo no son los avances, es el cliente falto de ideas.

"JM Tella Llop [MS MVP] ·" escribió en el mensaje news:
pagina 37. Clarisimo.

Jose Manuel Tella Llop
MS MVP - DTS


Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.

This posting is provided "AS IS" with no warranties, and confers no rights.
You assume all risk for your use.


"SemiP" wrote in message news:bnc4b5$v45l5$
> Aqui lo tienes mas claro:
>
> Paginas 30 y 31 figuras 2-2 y 2-3. Mas claro el agua.
>
> http://www.amd.com/us-en/assets/con.../24594.pdf
>
> Saludos.
>
>
> SemiP
> La informatica avanza y no es por marketing es por sobrevivir.
> El enemigo no son los avances, es el cliente falto de ideas.
>
> "JM Tella Llop [MS MVP] ·" escribió en el mensaje news:
> Que si. pero SOLO en modo legacy !!!!
>
> Y ni Linux para 64, ni WIndows XP 64 lo incorporan (porque sería desaprovechar el procesador). Es logico: el sistema de 16 ha
> muerto.
>
> Jose Manuel Tella Llop
> MS MVP - DTS
>
>
> Este mensaje se proporciona "como está" sin garantías de ninguna clase, y no otorga ningún derecho.
>
> This posting is provided "AS IS" with no warranties, and confers no rights.
> You assume all risk for your use.
>
>
> wrote in message news:005001c39a59$53495eb0$
> Que no y dale:
>
> Register Extensions. 64-bit mode implements register
> extensions
> through a new group of instruction prefixes, called REX
> prefixes. These extensions add eight GPRs (R8-R15), widen
> all
> GPRs to 64 bits, and add eight 128-bit XMM registers
> (XMM8-XMM15).
> The REX instruction prefixes also provide a new byte-
> register
> capability that makes the low byte of any of the sixteen
> GPRs
> available for byte operations. This results in a uniform
> set of
> _byte, word, doubleword, and quadword registers_ that is
> better
> suited to compiler register-allocation.
>
> Lo que esta entre guiones bajos es lo importante
>
> Queda claro.
>
> Saludos.
>
>
> >y ademas, incluso antes te he engañado: no existe ni el
> registro AX solo EAX y RAX (32 y 64 bits).
> >
> >Jose Manuel Tella Llop
> >MS MVP - DTS
> >
> >
> >Este mensaje se proporciona "como está" sin garantías de
> ninguna clase, y no otorga ningún derecho.
> >
> >This posting is provided "AS IS" with no warranties, and
> confers no rights.
> > You assume all risk for your use.
> >
> >
> >"JM Tella Llop [MS MVP] ·" wrote in
> message news:
> >Leete primero los modos de funcionamiento:
> >
> >1) Long Mode: que a su vez:
> > 1.1) 64 bit mode
> > 1.2) compatibility mode
> >
> >2) Legacy mode
> >
> >En 1) no pueden direccionarse los registros de 8 bits.
> Ni existe el modo virtual 386, ni pueden ejecutarse por
> tanto aplicaciones de 16 bits.
> >Y los sistemas operativos, funcionarán en modo 1.2)
> >
> >Solo en el modo 2) puedne direccionarse. Pero una vez
> arrancado el sistema operativo no puede "switchearse" de
> modo, ni exite maquina vortual que emule el otro modo.
> BY DESIGN !!!!
> >
> >Jose Manuel Tella Llop
> >MS MVP - DTS
> >
> >
> >Este mensaje se proporciona "como está" sin garantías de
> ninguna clase, y no otorga ningún derecho.
> >
> >This posting is provided "AS IS" with no warranties, and
> confers no rights.
> > You assume all risk for your use.
> >
> >
> >"SemiP" wrote in
> message news:030601c39a55$67a9e130$
> >Leete el ejemplo 4 de la pagina 34
> >
> >Example 4: 8-bit Add:
> >
> >Before:RAX = 0002_0001_8000_2201
> >RBX = 0002_0002_0123_3301
> >
> >00C3 ADD BL,AL ;8-bit add
> >
> >Result:RBX = 0002_0002_0123_3302
> >(bits 63:08 are preserved)
> >
> >¿Convencido?
> >
> >Saludos.
> >
> >PD: Hasta que no digas que AMD si que llega a la altura
> >de Intel no voy a parar. ;-)
> >
> >
> >>jeje... te he pillao'.. SUSPENDIDO !!!!!!! ;-)
> >>
> >>>Modo de 64
> >>>bits puede acceder a AL(8 bits bajos),
> >>>AH(8 bits altos),
> >>
> >>A estudiar.. : solo puede aceder a AX, EAX y RAX
> >(AL y AH ya no existen. ;-))))))
> >>
> >>Jose Manuel Tella Llop
> >>MS MVP - DTS
> >>
> >>
> >>Este mensaje se proporciona "como está" sin garantías
> de
> >ninguna clase, y no otorga ningún derecho.
> >>
> >>This posting is provided "AS IS" with no warranties,
> and
> >confers no rights.
> >> You assume all risk for your use.
> >>
> >>
> >>"SemiP" wrote in
> >message news:0cd401c39a52$c053f7b0$
> >>Vamos que lo que me refiero es que desde el Modo de 64
> >>bits puede acceder a AL(8 bits bajos), AH(8 bits
> altos),
> >>AX(16 bits), EAX(32 bits) y RAX(64 bits) indistintamente
> >>sin cambiar de modo y asi con todos los registros.
> >>
> >>Saludos.
> >>
> >>
> >>>que no existe codigo puro sin procesar datos.
> >>>Por tanto... ;-)
> >>>
> >>>Jose Manuel Tella Llop
> >>>MS MVP - DTS
> >>>
> >>>
> >>>Este mensaje se proporciona "como está" sin garantías
> >de
> >>ninguna clase, y no otorga ningún derecho.
> >>>
> >>>This posting is provided "AS IS" with no warranties,
> >and
> >>confers no rights.
> >>> You assume all risk for your use.
> >>>
> >>>
> >>>"SemiP" wrote in
> >>message news:019b01c39a46$0e187d20$
> >>>Se me ha olvidado poner el nick, pero el de arriba
> >>>soy yo.
> >>>
> >>>Saludos.
> >>>
> >>>>Completamente falso eso es solo para cuando queres
> >>>>cambiar de modo de direccionamiento de memoria.
> >>>>
> >>>>NO PARA PROCESAR DATOS.
> >>>>
> >>>>Releete el apartado 3.1.2 64 bits mode registers
> >>>>de este documento:
> >>>>
> >>>>http://www.amd.com/us-
> >>>>en/assets/content_type/white_papers_and_tech_docs/2459
> 2
> >..
> >>p
> >>>d
> >>>>f
> >>>>
> >>>>
> >>>>No me seas tan anti-AMD que no te ha hecho nada.
> >>>>
> >>>>Saludos
> >>>>
> >>>>>Vuelves a equivocarte
> >>>>>Indistintamente no. Debes cambiar el modo de
> >>>>funcionamiento de la CPU y los registros cr0, cr3,
> asi
> >>>>como precargar los selectores de segmento y las
> >>>>transisiciones de estos estados... son CARISIMAS en
> >>>>tiempo..
> >>>>>
> >>>>>Jose Manuel Tella Llop
> >>>>>MS MVP - DTS
> >>>>>
> >>>>>
> >>>>>Este mensaje se proporciona "como está" sin
> garantías
> >>>de
> >>>>ninguna clase, y no otorga ningún derecho.
> >>>>>
> >>>>>This posting is provided "AS IS" with no warranties,
> >>>and
> >>>>confers no rights.
> >>>>> You assume all risk for your use.
> >>>>>
> >>>>>
> >>>>>"SemiP" wrote
> >in
> >>>>message news:0b4301c39a40$175e8240$
> >>>>>Esa es la garn ventaja de la x86-64 respecto a otras
> >>>>>que puedes llamar indistintamente a registros y
> pilas
> >>>>del
> >>>>>tamaño que te de la gana, dependiendo de como sean
> >los
> >>>>>datos a procesar, si son de 32 pues usas 32 si son
> 64
> >>>>>pues usas 64 y si son de 128 pues ya no.
> >>>>>
> >>>>>Saludos.
> >>>>>
> >>>>>
> >>>>>>Falso e incompleto ya que en cuyo cso, estas
> >>>trabajando
> >>>>>a 32 y se utilizará las pila de 32.
> >>>>>>
> >>>>>>Jose Manuel Tella Llop
> >>>>>>MS MVP - DTS
> >>>>>>
> >>>>>>
> >>>>>>Este mensaje se proporciona "como está" sin
> >garantías
> >>>>de
> >>>>>ninguna clase, y no otorga ningún derecho.
> >>>>>>
> >>>>>>This posting is provided "AS IS" with no
> warranties,
> >>>>and
> >>>>>confers no rights.
> >>>>>> You assume all risk for your use.
> >>>>>>
> >>>>>>
> >>>>>>"Semip" wrote
> >>in
> >>>>>message news:0b4a01c39a35$f1e114b0
> $
> >>>>>>Falso, ya que la arquitectura x86-64 permite llamar
> >a
> >>>>>sus
> >>>>>>8 primeros registros por la parte baja del
> registro,
> >>>>>osea
> >>>>>>sus primeros 32 bits se aceden directamente y luego
> >>se
> >>>>>le
> >>>>>>puede llamar por el completo de 64.
> >>>>>>
> >>>>>>Saludos.
> >>>>>>
> >>>>>>
> >>>>>>>Y todo depende ademas de como esten los datos...
> ya
> >>>>que
> >>>>>>si es codigo de 32, estará alineado a frontera de
> >>>>>>palabra... de 4 bytes. Y necesitará mucho coste la
> >>>>>>alineacion a frontera de 8..
> >>>>>>
> >>>>>>.
> >>>>>>
> >>>>>.
> >>>>>
> >>>>.
> >>>>
> >>>.
> >>>
> >>.
> >>
> >.
> >
>
>